UPD 6.10.5

documentation/linux_configuration.pdf

@@ -1,3 +1,3 @@
 version https://git-lfs.github.com/spec/v1
-oid sha256:2faa8592ebb23b8f2745dffc0a7f47e3c6545ec0785a7eab8daa4b2f0a16e5fa
-size 1685389
+oid sha256:2c0b58458a245f3073953ed9650706e2134e851108f520d12813d84532f3e164
+size 1703339

documentation/linux_configuration.tex

@@ -54,6 +54,8 @@
 }%
 }%
 
+\newcommand{\english}[1]{\textit{\scriptsize\selectlanguage{english}#1}\\[0.2em]}
+
 \hypersetup{
 	pdftitle={Linux Konfiguration in deutscher Sprache},
 	pdfsubject={(c) KW4NZ, Tom},

documentation/linux_configuration_03_processor_type_and_features.tex

@@ -50,14 +50,13 @@ Weitere Informationen über AMD QoS finden Sie im Handbuch AMD64 Technology Plat
 Extensions.\\
 Sagen Sie N, wenn Sie unsicher sind.
 
-%3.5
+%3.5 since v6.9
 \subsection{Flexible Return and Event Delivery}
 CONFIG\_X86\_FRED [=Y] \textbf{[Y]}\\
-\textit{\selectlanguage{english}When enabled, try to use Flexible Return and Event Delivery instead
-of the legacy SYSCALL/SYS\-ENTER/IDT architecture for 
-ring transitions and exception/interrupt handling if the system supports.}
-%\selectlanguage{ngerman} %
-\\Wenn diese Funktion aktiviert ist, sollten Sie versuchen, Flexible Return and Event Delivery anstelle
+\english{When enabled, try to use Flexible Return and Event Delivery instead
+of the legacy SYSCALL/SYS\-ENTER/IDT architecture for ring transitions and
+exception/interrupt handling if the system supports.}
+Wenn diese Funktion aktiviert ist, sollten Sie versuchen, Flexible Return and Event Delivery anstelle
 der alten SYSCALL/SYSENTER/IDT-Architektur für Ringübergänge und Ausnahme- bzw. Unter\-brechungs\-behandlung
 zu verwenden, sofern das System dies unterstützt.
 
@@ -404,6 +403,7 @@ mit Sicherheit N sagen, also nein.
 \subsection{Performance monitoring \texorpdfstring{$\rightarrow$}{->}}
 Leistungsüberwachung
 
+%3.21
 \subsubsection{Intel uncore performance events}
 CONFIG\_PERF\_EVENTS\_INTEL\_UNCORE [=m] \textbf{[M]}\\
 Unterstützung für Intel-Uncore-Leistungsereignisse. Diese sind auf NehalemEX
@@ -439,9 +439,17 @@ CONFIG\_PERF\_EVENTS\_AMD\_BRS [=y] \textbf{[Y]}\\
 Aktivieren Sie die AMD Zen3 Branch Sampling-Unterstützung (BRS), die bis zu 16 aufeinanderfolgende
 Verzweigungen in Registern erfasst.
 
-\subsubsection{IOPERM and IOPL Emulation}
+%3.22
+\subsection{IOPERM and IOPL Emulation}
 CONFIG\_X86\_IOPL\_IOPERM [=y] \textbf{[Y]}\\
-Dies ermöglicht die ioperm()- und iopl()-Systemaufrufe, die für Legacy-Anwendungen erforderlich sind.
+\english{This enables the ioperm() and iopl() syscalls which are necessary for legacy applications.\\
+Legacy IOPL support is an overbroad mechanism which allows user space aside of accessing all
+65536~I/O ports also to disable interrupts. To gain this access the caller needs CAP\_SYS\_RAWIO
+capabilities and permission from potentially active security modules.\\
+The emulation restricts the functionality of the syscall to only allowing the full range
+I/O port access, but prevents the ability to disable interrupts from user space which would be
+granted if the hardware IOPL mechanism would be used.} Dies ermöglicht die ioperm()- und
+iopl()-Systemaufrufe, die für Legacy-Anwendungen erforderlich sind.
 Bei der Legacy-IOPL-Unterstützung handelt es sich um einen weitreichenden Mechanismus, der es dem Userspace
 ermöglicht, neben dem Zugriff auf alle 65536 E/A-Ports auch Interrupts zu deaktivieren. Um diesen Zugriff
 zu erhalten, benötigt der Aufrufer CAP\_SYS\_RAWIO-Fähigkeiten und die Erlaubnis von potenziell aktiven
@@ -449,7 +457,8 @@ Sicherheitsmodulen. Die Emulation schränkt die Funktionalität des Syscalls auf
 ein, verhindert aber die Möglichkeit, Interrupts aus dem Userspace zu deaktivieren, was bei Verwendung des
 Hardware-IOPL-Mechanismus möglich wäre.
 
-\subsubsection{Late microcode loading (DANGEROUS)}
+%3.23
+\subsection{Late microcode loading (DANGEROUS)}
 CONFIG\_MICROCODE\_LATE\_LOADING [=n] \textbf{[N]}\\
 Das späte Laden von Mikrocode, wenn das System bereits läuft und Befehle ausführt, ist eine heikle
 Angelegenheit und sollte nach Möglichkeit vermieden werden. Allein die Abfolge der Synchronisierung